近日，英特尔研究团队公布最新研究论文，展示了一种堆叠晶体管的方法，能够使单位面积芯片上晶体管数量增加30%-50%。公司表示，未来十年将继续加速芯片微缩的速度。
 
据路透社报道，英特尔正努力在生产最小、速度最快的芯片方面夺回领头羊之位，虽然CEO基辛格已经制定了2025年重新夺回领先地位的计划，但公司研究团队在旧金山举行的一次国际会议上公布的工作进展，让人们看到了英特尔在2025年后的竞争计划。
 
据悉，英特尔将更多计算能力整合到芯片中的方法之一是在三维空间中增加芯片堆叠或小芯片（chiplet）。除了提高晶体管密度外，研究团队展示的另一技术，可以让堆叠的芯片之间的连接数量增加10倍，这意味着更复杂的芯片可以堆叠在一起。
 
英特尔元件研究部门主管兼高级首席工程师Paul Fischer在接受路透采访时表示："通过将芯片直接堆叠在一起，我们明显节省了面积。"“我们正在缩短互连长度，真正节约能源，这不仅提高了成本效率，还提高了性能。”